Hautdesdaags, pluc kann eiplizéieren a Sensor Signaler kréien ouni Verpflichtungen, also wat ass de Spaass "Quell" an "Drain"? Nëmmen den Ausput vum PFC huet d'Konzepter vu "Quell" an "Lakéit" hunn.

Tatsächlech ausser den japanesche Puc, ass et net nozesat fir aner Pfizungen ze kréien an "SNNP", awer PPP a "Verwäertunge kann direkt benotzt ginn.

PNP ass eng niddereg-Spannung ëffentlech Zeil, an NPN ass eng Highmëttel ëffentlech Zeil. Soulaang dës Verbindung ass richteg ass, schéngt et egal datt et egal ob d'Konzepter aus "Quell" réckgängeg ass. Wéi och ëmmer, en anert Konzept "positiven Logik an negativ Logik" ass och falsch, wat de Signal verursaacht gëtt.

Positiv Logik an negativ Logik

A pnp-Typ Courcuits, déi gemeinsam Terminal vu Kraaftversuergung a Signal ass op engem nidderegen Niveau vun 0. Wann den Input an engem nidderegen Niveau ass, gëtt et kee Sprosseint Ënnerscheed mam gemeinsamen Terminival, also gëtt kee verstäerkte Schalter Signal Output (Digital Output ass 0). Nëmme wann den Input op engem héijen Niveau ass, gëtt et e Sproochen mam gemeinsamen Terminival an en verstoppte Schalter Signal ass Ausgang op engem héijen Niveau. Dësen Digital Modus (Digital Quantitéit ass 1) déi effektiv ass wann d'Signal op engem héije Niveau ass, gëtt PNP positiven Logik genannt.

An der Nopname Quau vun der Leeschtung vun der Leeschtung vun dësem Standuert (d'Charakteristike Cributiken. Wann den Input op engem héijen Niveau ass, gëtt et kee Sprossen Ënnerscheed tëscht dem Input an den Ausgang an den Ausgang ass, also gëtt et kee Schalplang Signalput vum Digital Quantitéit. Nëmme wann den Input an engem nidderegen Niveau ass (formt en Trichter), gëtt et e schalt Signal oft